RISC-V UTASÍTÁSARCHITEKTÚRÁJÚ PROCESSZOR TERVEZÉSE FPGA-RA

Thumbnail
View/Open
Metadata
Show full item record
URI
http://hdl.handle.net/20.500.14044/23155
Collections
Title
RISC-V UTASÍTÁSARCHITEKTÚRÁJÚ PROCESSZOR TERVEZÉSE FPGA-RA
Author
Sánta András
xmlui.dri2xhtml.METS-1.0.item-date-issued
2016
xmlui.dri2xhtml.METS-1.0.item-contributor-advisor
Csanádi Bertalan
xmlui.dri2xhtml.METS-1.0.item-rights-access
Teljes szöveg csak az Óbudai Egyetem IP tartományában elérhető!
Publisher
Óbudai Egyetem
xmlui.dri2xhtml.METS-1.0.item-language
HUN
xmlui.dri2xhtml.METS-1.0.item-format-page
20 p.
xmlui.dri2xhtml.METS-1.0.item-subject-oszkar
processzor, pipeline, szoftver, implementáció, memória, hibakereső modul, megszakításvezérlő
xmlui.dri2xhtml.METS-1.0.item-type
Hallgatói dolgozatok / TDK dolgozatok
xmlui.dri2xhtml.METS-1.0.item-type-type
TDK dolgozat
xmlui.dri2xhtml.METS-1.0.item-publisher-university
Óbudai Egyetem
xmlui.dri2xhtml.METS-1.0.item-publisher-faculty
Kandó Kálmán Villamosmérnöki Kar