| Csanádi Bertalan | |
| Sánta András | |
| 2023-07-12T14:56:06Z | |
| 2023-07-12T14:56:06Z | |
| 2016 | |
| http://hdl.handle.net/20.500.14044/23188 | |
dc.format | pdf | |
| HUN | |
| Óbudai Egyetem | |
| RISC-V UTASÍTÁSARCHITEKTÚRÁJÚ PROCESSZOR TERVEZÉSE FPGA-RA | |
| Hallgatói dolgozatok / TDK dolgozatok | |
| Teljes szöveg csak az Óbudai Egyetem IP tartományában elérhető! | |
| Óbudai Egyetem | |
| Budapest | |
| Kandó Kálmán Villamosmérnöki Kar | |
| Óbudai Egyetem | |
| RISC-V | |
| utasításarchitektúra | |
| ISA | |
| alkalmazás-specifikus processzor | |
| RISC pipeline | |
| blokkdiagram | |
| Memory management | |
| APB Master modul | |
| FPGA | |
| TDK dolgozat | |
| 20 p. | |